IBM a annoncé avoir atteint une nouvelle phase de recherche dans le domaine de la technologie des semi-conducteurs. La société a annoncé avoir développé la première conception de puce fonctionnelle inférieure au nanomètre au monde. Préparé avec la nouvelle architecture appelée « Nanostack », le prototype de 7 angströms, soit environ 0,7 nanomètre, a été construit sur la conception de nanofeuilles de 2 nanomètres introduite par IBM en 2021. La société déclare que cette nouvelle approche offre une densité de transistors plus élevée tout en offrant également des gains significatifs en termes de performances et d'efficacité énergétique.
Selon les informations partagées par IBM, la nouvelle conception atteint deux fois la densité de transistors par rapport à la puce précédente de 2 nanomètres. Il y a environ 100 milliards de transistors sur une puce de silicium de la taille d’un ongle humain. La société affirme que le nombre accru de transistors peut fournir des performances jusqu'à 50 pour cent supérieures ou une efficacité énergétique jusqu'à 70 pour cent supérieure à celle des conceptions à 2 nanomètres de la même classe technologique. Ces valeurs sont basées sur les mesures du laboratoire IBM pour le prototype de recherche.
Le directeur de recherche d'IBM, Jay Gambetta, a déclaré que la nouvelle architecture vise à limiter l'augmentation de la consommation d'énergie tout en augmentant la puissance de calcul. Selon Gambetta, cette approche permettra de développer des systèmes plus puissants à l'avenir et pourra contribuer à l'efficacité énergétique dans de nombreux domaines, des centres de données aux applications d'intelligence artificielle. Cependant, il convient de noter que la conception en question n'est pas encore devenue un produit commercial et qu'il s'agit d'une technologie développée dans les laboratoires de recherche.
L'architecture Nanostack empile les transistors verticalement
La nouvelle approche d'IBM étend la technologie des transistors à nanofeuilles qu'elle avait précédemment développée avec une structure différente, plutôt que de la remplacer complètement. Dans l’architecture nanostack, les transistors ne sont pas seulement placés dans le plan horizontal ; De plus, ils sont empilés verticalement et positionnés progressivement les uns par rapport aux autres. Ainsi, il devient possible d’utiliser plus de transistors sur la même surface.
VOUS POURRIEZ ÊTRE INTÉRESSÉ
La feuille de route du nouveau processeur d'Apple dévoilée
Apple pourrait atteindre une part de marché record sur iPhone, iPad et Mac en 2026
Le Samsung Galaxy A27 5G est livré avec des cadres plus fins et un nouveau processeur
Apple signale que les hausses de prix pourraient se poursuivre
OpenAI GPT 5.6 pourrait ne pas être disponible pour tout le monde au début
Selon les détails techniques partagés par la société, chaque transistor est constitué de trois couches de nanofeuilles d'environ cinq nanomètres d'épaisseur. Il existe un espace d'environ neuf nanomètres entre les couches. IBM déclare que chaque nanofeuille est constituée de seulement 15 rangées d'atomes de silicium. La capacité de produire à cette échelle révèle également le niveau de précision atteint par la production moderne de semi-conducteurs. En outre, il est connu qu’à mesure que des géométries de production plus petites se développent, des problèmes tels que les difficultés de production, le coût et l’efficacité deviennent plus critiques.
IBM ne s'attend pas à ce que la nouvelle architecture entre en production de masse à court terme. La société estime qu’il faudra environ cinq ans pour démarrer la production commerciale de puces basées sur des nanostacks. Cependant, dans l’industrie des semi-conducteurs, le transfert des nouvelles technologies de production du laboratoire à l’usine peut souvent prendre plus de temps que prévu. Pour cette raison, il est possible que le calendrier annoncé change en fonction du processus de développement technologique.
D'autre part, le fabricant japonais de puces Rapidus, avec lequel IBM a collaboré pour commercialiser sa technologie de nanofeuilles existante, avait précédemment annoncé son intention de démarrer la production en série de puces de 2 nanomètres au cours du second semestre 2027. Compte tenu de ce calendrier, on s'attend à ce que la conception au niveau de 0,7 nanomètre nécessite une période de développement plus longue pour atteindre une production généralisée.
IBM a déclaré qu'il partagerait à l'avenir des plans plus détaillés pour la commercialisation de l'architecture nanostack. La société affirme que cette architecture peut offrir aux fabricants de puces une nouvelle façon d’évoluer pour développer des processeurs plus puissants et plus efficaces dans les années à venir. Cependant, la transformation de ces technologies en phase de recherche en produits commerciaux ; Les coûts de fabrication continuent de dépendre de nombreux facteurs techniques, tels que les taux de rendement et les progrès des équipements de fabrication de semi-conducteurs. Par conséquent, la manière dont l’architecture nanostack trouvera une réponse dans l’industrie deviendra claire grâce aux études de production et de commercialisation qui seront menées dans les années à venir.
OPPORTUNITÉS DANS LES PETITS ÉLECTROMÉNAGERS
Teknoblog a des partenariats d'affiliation. Ceux-ci n'influencent pas le contenu éditorial, mais Teknoblog peut percevoir une commission sur les produits achetés via des liens d'affiliation.
